Praktikum Sistem Digital : Modul 4



MODUL 4  SHIFT REGISTER

1. Tujuan Percobaan [Daftar Isi]

1.      Merangkai dan Menguji Shift Register.
2.      Merangkai dan Menguji aplikasi Shift Register pada Seven Segment. 

2. Alat dan Bahan [Daftar Isi]





Gambar 1. Module D'Lorenzo




Gambar 2. Jumper


1.         Panel DL 2203C

2.         Panel DL 2203D

3.         Panel DL 2203S
4.         Jumper


3. Dasar Teori [Daftar Isi]

4.3.1        Shift Register

Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :

1.      Serial in serial out (SISO)

Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.



Gambar 4.1 Serial In Serial Out

2.      Serial in paralel out (SIPO)

Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.



                                                                       Gambar 4.2 Serial In Paralel Out

3.      Paralel In Serial Out (PISO)

Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).



Gambar 4.3 Paralel In Serial Out

4.      Paralel In Paralel Out (PIPO)

Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.



Gambar 4.4 Paralel In Paralel Out

4.3.2. Seven Segment

Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9, juga bentuk huruf A sampai F (heksadesimal).

Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.



Gambar 4.5 Rangkaian Seven Segment Common Katoda


Gambar 4.6 Rangkaian Seven Segment Common Anoda

4. Percobaan [Daftar Isi]
Percobaan dapat dilihat pada daftar isi dan akan diarahkan ke halaman yang berbeda.

[Menuju Akhir]

Laporan Akhir Percobaan (2) : M3




Percobaan 2A

1. Jurnal [Kembali]






2. Alat dan Bahan [Kembali]

        A) Modul DL (DE-LORENZO)

        B) Kabel Jumper

   

3. Rangkaian Simulasi [Kembali]






 4. Video Rangkaian [Kembali]





5. Analisa [Kembali]

1. Analisa dan jelaskan perbedaan pada percobaan 2a dengan percobaan 2b?

Perbedaan terlihat dari CKB. Pada percobaan 2a CKA dan CKB, IC terhubung dengan CLOCK (saling terhubung) dan menghasilkan output beragam, namun pada percobaan 2b, CKB tidak terhubung ke CLOCK namun terhubung ke probe H0 dan H4. Yang menyebabkan adanya pergerakan dan tetapnya dari Q/ output. Range pergerakan nilai (0-9) untuk IC-74LS90 ; nilai (0-15) untuk IC-7493


2. Analisa dan jelaskan perbedaan input R9 dan R0!

Pada IC-74LS90 terdapat 4 pin reset, R9 dan R0 merupakan pin reset (pin reset 9 dan pin reset 0). Yang dimana dari 2 pin reset ini akan menghasilkan output 9 dan 0 sesuai dengan nama dari resetnya yaitu 9 dan 0. Untuk 4 Pin Reset R9(1), R9(2), R0(1), R0(2)

  • Jika semua dari R9 berlogika 1/ aktif, maka akan mengeluarkan output 9 / 1 0 0 1 = 9
  • Jika semua inputan dari R0 aktif/ berlogika 1 maka akan mengeluarkan outputan 0 / 0000 = 0

3. Analisa dan jelaskan perbedaan input CKA dan CKB!

Perbedaan terlihat pada output yang dikendalikannya.

  • CKA = output dari kedua jenis IC ( Q0 dan QA )
  • CKB = output dari kedua jenis IC (Q1, Q2, Q3, QB, QC, QD)


   

6. Link Download [Kembali]
➤Download HTML                                  klik disini
➤Download Simulasi Rangkaian             klik disini
➤Download Video Praktikum                  klik disini 
➤Download Data Sheet IC- 74LS90        klik disini 
➤Download Data Sheet IC - 7493            klik disini 









Laporan Akhir Percobaan (1) : M3




Percobaan 1

1. Jurnal [Kembali]








2. Alat dan Bahan [Kembali]

        A) Modul DL (DE-LORENZO)

        B) Kabel Jumper

   

3. Rangkaian Simulasi [Kembali]






 4. Video Rangkaian [Kembali]






5. Analisa [Kembali]

1. Analisa sinyal output yang dikeluarkan masing masing T Flip-Flop, kenapa Flip-Flop terkahir disebut MSB?

Pada percobaan 1, digunakannya modul De Lorenzo dan untuk satu jenis Flip-Flop yang dipakai adalah T Flip-Flop dan untuk output dari percobaan dipengaruhi oleh CLOCK dengan 2 sifat yaitu Low Significant Bit (LSB) dan MOst Significant Bit (MSB).

MSB merupakan bit yang memiliki pangkat tertinggi/ terbesar. Kenapa dikatakan terakhir karena dari pengertian diatas, bit dengan pangkat tertinggi tentu letaknya diakhir.

Dari jurnal dapat dilihat nilai awalan/ semua probe bernilai 0 karena belum aktif atau berjalannya rangkaian termasuk dengan belum aktifnya CLOCK (H0 = H1 = H2 = H3 = CLOCK pada kondisi awal). Perubahan sinyal terjadi saat switch menunjuk kearah 0 dan akan terlihatnya output sinyal pada jurnal, diperoleh :

  • HO = 0 1 0 1 0 1 0 1 0
  • H1  = 0 0 1 1 0 0 1 1 0 0
  • H2  = 0 0 0 0 1 1 1 1 0
  • H3  = 0 0 0 0 0 0 0 0 1

2. Analisa Fall Time dan Rise Time pada CLOCK terhadap output yang didapatkan?

Seperti artian dari Fall Time dan Rise Time sendiri, Fall Time merupakan perubahan logika dari 1 ke 0 dan Rise Time 0 ke 1. Dari output yang dihasilkan kedua kondisi sangat mempengaruhi dan sinyal akan tetap atau tidak berubah saat dikeadaan nilai lohika yang sama ( 1 => 1 / 0 => 0 ).

   

6. Link Download [Kembali]
➤Download HTML                        klik disini
➤Download Video Praktikum        klik disini










Tugas Pendahuluan : Modul 3

Menuju Akhir

TUGAS PENDAHULUAN
PERCOBAAN 2 KONDISI 4

1.    Kondisi(DAFTAR ISI)

Buatlah rangkaian seperti gambar percobaan 3.a dan beri diode dengan posisi terbalik setelah IC counter.

2.    Gambar Rangkaian(DAFTAR ISI)






3.    Video Rangkaian(DAFTAR ISI)


4.    Prinsip Kerja(DAFTAR ISI)

       Pada percobaan dalam rangkaian ini, terdapat 2 jenis IC yang dipakai, yakni IC-74LS90 dan IC-7493 yang masing masingnya sudah terhubung ke sakelar SPDT dan IC tersebut merupakan decoder BDC to 7 segment.

        Dimana pada IC-74LS90 akan diberi logika dari empat sakelar SPDT awal dengan nilai yang bergantian dimulai dari 1 ( 1, 0,1, 0), lalu proses perhitungan akan dimulai. Tidak jauh berbeda untuk IC-7493 yang juga diberi logika dari 2 sakelar SPDT yang terhubung yaitu 1 dan 0 lalu proses perhitungan akan dimulai. Namun yang membedakan kedua perhitungan ini adalah rangenya. Yakni (0-9) dan (0-15)


5.    Link Download(DAFTAR ISI)
        Download HTML
        Download Rangkaian
        Download Video Rangkaian
Menuju Awal

Tugas Pendahuluan : Modul 3

Menuju Akhir

TUGAS PENDAHULUAN
PERCOBAAN 1 KONDISI 10

1.    Kondisi(DAFTAR ISI)

Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan D flip flop dan output seven segment.

2.    Gambar Rangkaian(DAFTAR ISI)






3.    Video Rangkaian(DAFTAR ISI)


4.    Prinsip Kerja(DAFTAR ISI)

        Rangkaian diatas merupakan Counter Asynchronous, yang dimana rangkaian seri yang berisi D Flip-Flop dan untuk sinyal CLOCK hanya terhubung pada 1 D Flip-Flop awal.

        Pada percobaan kali ini, sesuai dengan perintah yang tertera di modul, telah dipasangkan 4 buah D Flip Flop yang nantinya akan terhubung ke IC-7448 yang dimana decoder BDC to seven segment. Hasil dari keempat D Flip-Flop ini merupakan sinyal Low dan High yang akan menghasilkan 4 bit dan nantinya akan dikonversikan melalui perantara IC-7448 ke seven segment.


5.    Link Download(DAFTAR ISI)
        Download HTML
        Download Rangkaian
        Download Video Rangkaian
Menuju Awal

Praktikum Sistem Digital : Modul 3



MODUL 3  COUNTER

1.1 Tujuan Percobaan [Daftar Isi]

1.      Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.
2.      Merangkai dan Menguji aplikasi dari sebuah Counter. 

1.2 Alat dan Bahan [Daftar Isi]





Gambar 1. Module D'Lorenzo




Gambar 2. Jumper


1.         Panel DL 2203C

2.         Panel DL 2203D

3.         Panel DL 2203S
4.         Jumper


1.3 Dasar Teori [Daftar Isi]

1.3.1  Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah o kejadian/event atau untuk menghitung pembangkit waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip- flop, dapat menghitung dari 0 sampai 2n - 1. Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.

a.       Counter Asyncronous
Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan  oleh  sinyal  clock, sedangkan  sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.  
 
Gambar 3.3 Rangkaian Counter Asyncronous

b.      Counter Syncronous
Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing- masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

Gambar 3.4 Rangkaian Counter Syncronous

1.4 Percobaan [Daftar Isi]
Percobaan dapat dilihat pada daftar isi dan akan diarahkan ke halaman yang berbeda.

[Menuju Akhir]

Langganan: Komentar (Atom)

Ujian Tengah Semester - Soal 3

  • Sub-Chapter 10.11
     Application Relevant Data DAFTAR ISI Tujuan Alat dan Bahan Dasar Teori Prinsip Kerja Prosedur Percobaan Video Contoh Soal Problem Pilihan G...
  • M1 General Input & Output
      MODUL 1 [ [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan a. Tugas Pendahuluan 1...
  • M4 Prototype
      [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Percobaan Percobaan MODUL 4 Smart Off...