Percobaan 1
2. Alat dan Bahan
[Kembali]
A) Modul DL (DE-LORENZO)
B) Kabel Jumper
3. Rangkaian Simulasi
[Kembali]
4. Video Rangkaian [Kembali]
5. Analisa
[Kembali]
1. Analisa sinyal output yang dikeluarkan masing masing T Flip-Flop, kenapa Flip-Flop terkahir disebut MSB?
Pada percobaan 1, digunakannya modul De Lorenzo dan untuk satu jenis Flip-Flop yang dipakai adalah T Flip-Flop dan untuk output dari percobaan dipengaruhi oleh CLOCK dengan 2 sifat yaitu Low Significant Bit (LSB) dan MOst Significant Bit (MSB).
MSB merupakan bit yang memiliki pangkat tertinggi/ terbesar. Kenapa dikatakan terakhir karena dari pengertian diatas, bit dengan pangkat tertinggi tentu letaknya diakhir.
Dari jurnal dapat dilihat nilai awalan/ semua probe bernilai 0 karena belum aktif atau berjalannya rangkaian termasuk dengan belum aktifnya CLOCK (H0 = H1 = H2 = H3 = CLOCK pada kondisi awal). Perubahan sinyal terjadi saat switch menunjuk kearah 0 dan akan terlihatnya output sinyal pada jurnal, diperoleh :
- HO = 0 1 0 1 0 1 0 1 0
- H1 = 0 0 1 1 0 0 1 1 0 0
- H2 = 0 0 0 0 1 1 1 1 0
- H3 = 0 0 0 0 0 0 0 0 1
2. Analisa Fall Time dan Rise Time pada CLOCK terhadap output yang didapatkan?
Seperti artian dari Fall Time dan Rise Time sendiri, Fall Time merupakan perubahan logika dari 1 ke 0 dan Rise Time 0 ke 1. Dari output yang dihasilkan kedua kondisi sangat mempengaruhi dan sinyal akan tetap atau tidak berubah saat dikeadaan nilai lohika yang sama ( 1 => 1 / 0 => 0 ).
➤Download HTML klik disini➤Download Video Praktikum klik disini
